

UNIVERSITATEA TEHNICĂ "GHEORGHE ASACHI" DIN IAȘI
Facultatea de Automatică și Calculatoare
Departamentul de Calculatoare

Concurs pentru ocuparea postului de șef de lucrări, poz. 30

Disciplinele postului: Testarea sistemelor de calcul, Proiectare logică, Matematici discrete

Tematica de concurs

privind

Prelegerea din aria tematică a postului

**pentru ocuparea postului de șef de lucrări poziția 30
din Statul de funcții al Departamentului de Calculatoare
pe anul universitar 2020-2021**

Testarea sistemelor de calcul

1. Noțiuni de bază:

- Importanța testării
- Termenii de defect, eroare, defectare
- Paradigma testării orientate pe defecte
- Organizarea unui experiment de testare. Acuratețea testării
- Indicatori de performanță în testarea structurilor digitale
- Clasificarea defectelor
- Relațiile dintre defecte: relația de echivalență, de independență, de dominanță
- Reducerea numărului de defecte ce necesită a fi verificate.

2. Testarea structurilor logice combinaționale

- Metoda tabeli de adevăr
- Metoda derivatelor booleene
- Metoda sensibilizării căilor de propagare
- Metoda Roth
- Metoda Poage
- Metoda propozițiilor literale
- Simularea deductivă a defectelor
- Minimizarea testelor pentru structuri logice combinaționale
- Metrice pentru evaluarea testabilității circuitelor logice combinaționale
- Tehnici de proiectare pentru creșterea testabilității structurilor combinaționale

3. Testarea structurilor logice secvențiale

- Problematika testării structurilor logice secvențiale
- Identificarea și controlul privind starea automatelor secvențiale:
 - Secvența de inițiere
 - Secvența de separare
 - Secvența de sincronizare
- Metoda Hennie

- Metoda Hennie generalizată
- Extensia metodei Roth pentru automate secvențiale

4. Generarea automată a vectorilor de test folosind circuite secvențiale liniare

- Circuite liniare cu reacție externă
- Circuite liniare cu reacție internă
- Descrierea polinomială a generatoarelor liniare
- Descrierea matriceală a generatoarelor liniare
- Proprietățile circuitelor secvențiale liniare

5. Testarea memoriilor RAM


- Problematika testării memoriilor RAM ca testare orientată pe defecte
- Clasificarea defectelor de memorie
- Algoritmi de testare de tip *march* pentru defecte statice de tip cuplaj
- Evaluarea performanțelor testelor de memorie

6. Testarea microprocesoarelor

- Microprocesorul ca obiect al diagnosticării tehnice
- Metode de sinteză a testelor regulate
 - Sinteza testelor regulate pe baza descrierii funcționale
 - Sinteza testelor regulate pe baza simulării simbolice
 - Sinteza testelor pe baza descrierii structurale
- Testarea pseudoaleatoare: dirijarea stohastică a testării pe baza modelelor Markov, structura unui generator de teste pseudoaleatoare

Bibliografie:

- 1) Vlăduțiu M., Crisan M., Tehnica testării echipamentelor automate de prelucrare a datelor, Editura Facla, Timișoara, 1989.
- 2) A.J. van de Goor, Testing Semiconductor Memories, John Wiley and Sons, 1991
- 3) Gremalschi A., Deșanu P., Diagnosticarea tehnică a echipamentelor microprocesor, Editura Universitas, Chișinău, 1992
- 4) Valachi, A., Hoza, F., Onofrei, V., Silion, R., Analiza, sinteza și testarea dispozitivelor numerice, Editura Nord-Est, Iași, 1993
- 5) Bushnell M., Agrawal V., Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits, Kluwer Academic Publishers, New York, 2002.
- 6) Stroud C. E., A Designer's Guide to Built-In Self-Test, Springer, Boston, USA, 2002.
- 7) Astola J. T., Stankovic R. S., Fundamentals of Switching Theory and Logic Design, Springer, 2006
- 8) Wang L.-T., Wu C.-W., Wen X., VLSI Test Principles and Architectures: Design for Testability, 2006.
- 9) Cașcaval, P., Sisteme de timp real – Fiabilitate și siguranță în funcționare, Performantica, Iași, 2007.
- 10) Klein, A., Linear Feedback Shift Registers, Springer, London, 2013.



Decan,
Prof. Vasile-Ion Manta

Director de departament,
Conf. Andrei Stan